Новости SOC от Dacafe (http://www.dacafe.com), Май 2004 года =================================================================== 1 мая Пакетные процессоры семейства ZL50111 от Zarlink полностью соответствуют рекомендациям "TDM-over-IP" 1 мая Altium сделала Embedded Systems Solutions эксклюзивным реселлером в Индии 1 мая Ricoh заключила многолетнее соглашение с Novas по средствам отладки 1 мая Esterel Technologies и ENSCO Inc. сотрудничают в разработке приложений, критичных к безопасности 3 мая Applied Wave Research анонсирует Visual System Simulator 2004 для проектирования коммуникационных систем следующего поколения 3 мая Esterel Technologies анонсирует SCADE 4.3 3 мая TBK (Южная Корея) и TI распространяют модули Eureka-147 DAB для широковещательной беспроводной передачи цифровых аудио-потоков 3 мая ARM и Synopsys анонсируют web-семинар по SLD-проектированию систем на базе процессоров ARM 3 мая Altera выпускает два новых модуля для конфигурирования FPGA 16-Мбитное и 64-Мбитное (EPCS16 и EPCS64) 3 мая Magma разрабатывает поток проектирования низкопотребляющих систем в рамках продукта Blast Power 4 мая Atmel выпускает AT40KEL040 - устойчивую к радиации FPGA для космических применений 5 мая Tarari продолжает развивать направление аппаратной поддержики XML (eXtended Markup Language) для сетевых свичей, серверов и устройств 5 мая Texas Instruments выпустила чипы TSB43DA42 и TSB43DB42 для передачи аудио-видео данных по стандарту 1394a (FireWire) 5 мая Applied Micro Circuits Corporation завершила приобретение интеллектуальной собственности и продуктов Power PC 400 у IBM 6 мая LSI Logic выпустила ZSP200 - синтезируемую IP-компоненту DSP-процессора 6 мая Ведущие компании используют Cadence Incisive Platform для верификации своих разработок 6 мая Accellera отмечает наградами средства и фирмы, внесшие вклад в стандарты автоматизации проектирования 6 мая NEC Electronics America и Synplicity проводят серию семинаров по Structured ASICs и Amplify ISSP 10 мая Synplicity выпускает Synplify DSP для проектирования DSP-устройств на базе FPGA 10 мая Synopsys выпускает SiVL 10 мая BAE Systems и Celoxica продемонстрируют биометрические технологии в реальном времени на DAC 41 10 мая Atrenta вместе с VSI Alliance разрабатывает методы автоматической проверки качества IP-компонент для использования в своем продукте SpyGlass 10 мая CEVA анонсирует партнерство с Tower Semiconductor 10 мая Altium добавила к своей отладочной плафторме NanoBoard платы на базе FPGA Xilinx Virtex II и Altera Stratix 10 мая Esterel и Altia объединяют усилия, выпуская SCADE/Altia Design Gateway. 11 мая Altera впервые предлагает FPGA-платформу для памяти типа DDR2, RLDRAM II, QDRII 11 мая Synopsys и Philips объявили, что новое ядро Philips CoolFlux DSP будет распространяться в составе библиотеки Synopsys DesignWare Library 12 мая Mentor Graphics анонсировала совместимость Calibre с базой данных OpenAccess 14 мая Сформирована SystemVerilog Implementation Working Group 14 мая Micron Technology анонсирует MT9M111 - датчик изображений 17 мая PMC-Sierra выпускает RM9150 - новую платформу на базе 64-битного MIPS-процессора E9000 17 мая Synopsys выпускает Galaxy 2004 17 мая Celoxica и IPFlex анонсируют основанный на С процесс проектирования для динамически реконфигурируемого процессора DAPDNA 17 мая Университеты переходят на Nexar фирмы Altium 17 мая 0-In выпускает Archer Verification v2.2. 18 мая Tensilica анонсирует Xtensa LX - новое поколение процессорных ядер 18 мая Atmel и u-blox выпускают новый GPS ресивер, способный уточнить местоположение за 4 секунды 18 мая Altera выпускает семейство процессоров Nios II 19 мая ProDesign становится членом программы Harmony фирмы Novas Software 19 мая StarCore анонсирует архитектуру V4, ориентированную на мобильные мультимедиа-устройства 19 мая Fujitsu Laboratories of America лицензирует у Mentor Graphics 10 Gigabit Ethernet MAC (Media Access Controller) 19 мая Accelerated Technology анонсирует первую коммерческую RTOS Nucleus и средства разработки code|lab для процессоров Altera Nios II 19 мая VaST Systems Technology демонстрирует поддержку архитектуры StarCore V4 19 мая T3G выбирает Cadence Incisive Platform для ускорения разработки чипсетов для мобильной телефонии в Китае 24 мая Pericom Semiconductor выпускает PCI-X как мост для Ethernet и RAID 24 мая Synplicity и NEC Electronics сотрудничают в разработке средств синтеза для ISSP Structured ASICs 24 мая Tensilica создает в Японии новый центр проектирования и сервиса с помощью Genesis Technology Inc. 24 мая Virage Logic совместно с Tensilica разработала генератор встроенной памяти, интегрированный в Tensilica Xtensa Configurable Processor Generator 24 мая Open Core Protocol International Partnership (OCP-IP) расширяет свою университетскую программу 24 мая VaST выпустила CoMET 5 - среду архитектурного проектирования и исследования, ускоряющую разработки и уменьшающую вероятность повторного изготовления чипа 24 мая Celoxica выпускает средства синтеза по С-текстам для Altera SOPC Builder 24 мая DSP от Texas помогают Ariston выпускать стиральные машины 24 мая TransEDA анонсирует новую версию VN-Cover 24 мая Cadence и EMA обеспечивают бесплатный он-лайн доступ к базе данных ActiveParts для пользователей OrCAD 25 мая EVE демонстрирует платформу ZeBu для совместной верификации программного и аппаратного обеспечения на 41-й DAC (2004 года) 25 мая National Semiconductor выпускает коммуникационные процессоры нового поколения для встроенной автоматики 25 мая Synopsys встраивает в VCS технологию тестирования 25 мая National Semiconductor выбирает Synopsys VCS, Leda, и Formality 25 мая 0-In проводит тьюториалы по Assertion-Based Verification на 41-ой DAC 25 мая Семинар по UML 2.0 для SoC на 41-ой DAC 26 мая Virage Logic фокусируется на технологии 90 нм 26 мая TI выпускает высокоскоростные 12- и 14-битные АЦП ADS55xx для приложений цифровой обработки сигналов 26 мая Cadence первой из ведущих EDA-компаний открыла в России (Москве) свой научно-исследовательский центр и службу поддержки пользователей 26 мая "Введение в чипы и EDA" - семинар на 41-ой DAC для не технических специалистов 26 мая Отчет Fabless Semiconductor Association 27 мая На 41-й DAC - новая форма - экспо-киоски 1 мая Пакетные процессоры семейства ZL50111 от Zarlink полностью соответствуют рекомендациям "TDM-over-IP" Y.1413-TDM-MPLS - рекомендации по TDM-over-IP (time division multiplexing circuit transmission over packet networks) выпущены недавно организацией ITU-T (International Telecommunications Union - Telecommunications). www.zarlink.com 1 мая Altium сделала Embedded Systems Solutions эксклюзивным реселлером в Индии Embedded Systems Solutions Pvt. Ltd. (Индия) основана в 1996 году, специализируется микропроцессорных технологиях, имеет пять офисов, работает с пользователями из промышленности, образования и науки. www.embeddedindia.com www.altium.com 1 мая Ricoh заключила многолетнее соглашение с Novas по средствам отладки Ricoh использует отладочную систему Debussy с 1998 года. По новому соглашению Ricoh удвоила количество лицензий для своих Imaging System LSI Development Centers. На сегодня более 12,000 систем отладки от Novas установлено более чем в 400 компаниях-разработчиках цифровых устройств. 35 EDA-компаний используют технологии от Novas в своих продуктах. www.ricoh.com www.novas.com 1 мая Esterel Technologies и ENSCO Inc. сотрудничают в разработке приложений, критичных к безопасности Esterel и ENSCO будут сотрудничать в продаже, маркетинге и инженерном сервисе SCADE Suite (Safety Critical Application Development Environment). SCADE Suite обеспечивает спецификацию, симуляцию, верификацию и автоматическую генерацию кода для приложений, критичных к безопасности. SCADE Suite выбран корпорацией Airbus и другими для разработки надежного встроенного программного обеспечения для авионики, космических и военных приложений в соответствии с руководством DO-178B, Level A. Пользователи SCADE могут создавать спецификации графически (описывая конечные автоматы). ENSCO основана в 1969 году, имеет штат 725 человек, офисы в США и Китае. www.esterel-technologies.com www.ensco.com 3 мая Applied Wave Research анонсирует Visual System Simulator 2004 для проектирования коммуникационных систем следующего поколения www.mwoffice.com 3 мая Esterel Technologies анонсирует SCADE 4.3 SCADE 4.3 содержит множество улучшений, повышающих производительность разработчиков при редактировании, симуляции, валидации, автоматической генерации кода и документировании высоконадежного программного обеспечения встроенных систем, в том числе соответсвующего стандарту авионики DO-178B, Level A и стандартам автомобильной техники IEC 61508 и MISRA. Цена на вечную лицензию SCADE - от $30,000. Доступны также и временные лицензии. www.esterel-technologies.com 3 мая TBK (Южная Корея) и TI распространяют модули Eureka-147 DAB для широковещательной беспроводной передачи цифровых аудио-потоков Модуль использует DSP процессор TMS320DRE2 от TI. www.ti.com 3 мая ARM и Synopsys анонсируют web-семинар по SLD-проектированию систем на базе процессоров ARM SLD (System Level Design) проектирование систем на базе процессоров ARM основывается на SystemC-моделях процессоров ARM, интегрированных в библиотеку ARM RealView; SystemC-моделях шин AMBA из библиотеки Synopsis DesignWare и SLD-средстве разработки Synopsys System Studio. Семинар назначен на 12 и 18 мая. Он ориентирован на системных архитекторов, менеджеров SoC-проектов, разработчиков аппаратного и программного обеспечения, тестировщиков/верификаторов. seminar2.techonline.com/~synopsysarm22/webcast/ www.synopsys.com www.arm.com 3 мая Altera выпускает два новых модуля для конфигурирования FPGA 16-Мбитное и 64-Мбитное (EPCS16 и EPCS64) Они могут быть использованы для конфигурирования FPGA Stratix II и Cyclone при включении питания и в других случаях, по требованию системы. EPCS16 и EPCS64 могут быть перепрограммированы непосредственно на целевой плате. Традиционно, такие устройства имели цену до 30% от цены FPGA. Цена EPCS16 ($7.5) и EPCS64($20) составляет примерноо 10% от цены соответствующих FPGA. www.altera.com 3 мая Magma разрабатывает поток проектирования низкопотребляющих систем в рамках продукта Blast Power В поток проектирования будут включены ARM9E и Artisan Metro Platform IP. www.magma-da.com 4 мая Atmel выпускает AT40KEL040 - устойчивую к радиации FPGA для космических применений AT40KEL040 содержит до 50К ASIC-вентилей и 18-Кбит конфигурируемых пользователем блоков SRAM, работает на частоте 60 Мгц, выдерживает общую дозу радиации 200 Krad, и работает в полном температурном военном диапазоне. Поддерживается динамическая реконфигурируемость части FPGA, когда остальная часть FPGA продолжает функционировать. Эта работа выполнена в рамках проекта RECONF, финансируемого Европейским Союзом. Для конфигурации AT40KEL040 требуется 1 Мбит-ПЗУ. www.atmel.com/dyn/products/product_card.asp?pn=AT40KEL040 5 мая Tarari продолжает развивать направление аппаратной поддержики XML (eXtended Markup Language) для сетевых свичей, серверов и устройств Tarari отпочковалалсь от подразделения Intel, которое спроектировало первый в мире XML-акселератор, представленный общественности в мае 2000 года на NetWorld+Interop. В 2003 году Tarari выпустила первый XML Content Processor, который реализовал XML-функции аппаратно. В мае 2004 года на очередном NetWorld+Interop в Лас-Вегасе Tarari представила свой новый продукт Tarari RAX Content Processor. Content Processor от Tarari соответствует стандарту XPath, выработанному W3C, который определяет декодирование и маршрутизацию XML-документов. Сегодня обработка сложного XML-документа обычными средствами может занимать до 20 секунд, что недопустимо в системах, которые должны обрабатывать сотни или даже тысячи таких сообщений в секунду. Внедрение контент-процессоров от Tarari помогает решать вышеозначенную проблему. XML Content Processor от Tarari имеет аппапратно реализованными функции шифрации/дешифрации по стандартам RSA и 3DES/DES. Первоначальные инвестиции Tarari получила от Crosspoint Venture Partners, XMLFund, Miramar Venture Partners и Intel Capital. www.tarari.com 5 мая Texas Instruments выпустила чипы TSB43DA42 и TSB43DB42 для передачи аудио-видео данных по стандарту 1394a (FireWire) Этот чип предназначен для использования в таких устройствах как set-top boxes, DVD-плейеры/рекордеры, цифровые телевизоры. www.ti.com/sc04111 5 мая Applied Micro Circuits Corporation завершила приобретение интеллектуальной собственности и продуктов Power PC 400 у IBM www.amcc.com 6 мая LSI Logic выпустила ZSP200 - синтезируемую IP-компоненту DSP-процессора Новый процессор программно совместим с другими процессорами семейства ZSP и ориентирован на приложения с низким потреблением энергии и малой ценой. www.zsp.com/products/zsp200.html www.lsilogic.com 6 мая Ведущие компании используют Cadence Incisive Platform для верификации своих разработок Incisive Platform унифицирует разработку с использованием симуляции, аппаратной акселерации и эмуляции на базе системы Palladium. Другим достоинством Incisive Platform является встроенное средство проверки эквивалентности Conformal (которое стало частью Incisive вскоре после приобретения Cadence фирмы Verplex Systems в 2003 году). Третьим достоинством Incisive явялется поддержка как RTL-HDL, так и SystemC. По утверждению специалистов Fujitsu, применение Incisive сокращает цикл верификации с двух недель до трех дней. www.deepchip.com/posts/dac03.html www.cadence.com 6 мая Accellera отмечает наградами средства и фирмы, внесшие вклад в стандарты автоматизации проектирования Среди лауреатов: Formal Verification, Harmony, Interface, OpenKit (OK), Open Verification Library (OVL), Rosetta, SystemVerilog и Verilog AMS. www.accellera.org/award.html 6 мая NEC Electronics America и Synplicity проводят серию семинаров по Structured ASICs и Amplify ISSP Structured ASIC - это быстрорастущая альтернатива традиционным ASIC и FPGA. Instant Silicon Solution Platform (ISSP) - это разновидность Structured ASIC, разрабатываемая NEC Electronics America. Amplify ISSP - это оптимизированный по ISSP синтезатор от Synplicity. www.necelam.com/isspseminar www.synplicity.com www.necel.com 10 мая Synplicity выпускает Synplify DSP для проектирования DSP-устройств на базе FPGA С помощью Synplify DSP разработчики могут автоматически преобразовать свои алгоритмы, разработанные в Simulink от MathWorks, в высококачественные синтезируемые RTL-описания. Synplify DSP генерирует схемы, которые на 50% быстрее и на 30% компактнее, чем решения, генерируемые альтернативными продуктами. Synplify DSP обеспечивает разработчику возможность выбора компромисса между производительностью и оборудованием (размером площади кристалла). Synplify DSP генерирует вместе с RTL-кодом и тестбенчи, что позволяет при тестировании RTL использовать теже тесты, что и в Simulink. Synplify DSP содержит множество функциональных блоков, традиционно используемых в проектировании систем цифровой обработки сигналов, таких как фильтры (FIR, IIR), преобразования, математические функции, CORDIC, операции над сигналами, блоки памяти и управляющей логики. Цена Synplify DSP - от $29,000 за годичную лицензию. www.synplicity.com 10 мая Synopsys выпускает SiVL SiVL (Silicon-Versus-Layout) - средство верификации, которое сравнивает реальный чип с проектом, с целью доказательства корректности производства. www.synopsys.com 10 мая BAE Systems и Celoxica продемонстрируют биометрические технологии в реальном времени на DAC 41 Используя Celoxica RC200 - реконфигурируемую платформу разработки систем цифровой обработки сигналов, Bae Systems продемонстрирует систему поиска отпечатков пальцев в базе данных (за 50 мс в базе из 800 записей). Для хранения отпечатков пальцев используется стандартный формат CFMEF(Common Fingerprint Minutiae Exchange Format). Система предусматривает возможность параллельного поиска в множестве баз данных. Другая демонстрация показывает удаление шума из реального потока видео-информации с помощью 3*3 нейро-фильтра. Фильтр способен обрабатывать 100 миллионов пикселов в секунду видеопотока 752 x 582 (CIF+). Обе демонстрации основаны на применении разработанной BAE Systems технологии LEARRNN (Logic Enabled Asynchronous Rapid Robust Neural Network). www.celoxica.com 10 мая Atrenta вместе с VSI Alliance разрабатывает методы автоматической проверки качества IP-компонент для использования в своем продукте SpyGlass www.vsi.org www.atrenta.com 10 мая CEVA анонсирует партнерство с Tower Semiconductor CEVA разрабатывает и успешно лицензирует синтезируемые RTL-описания DSP-процессоров. Tower Semiconductor - изготовитель чипов. Предмет соглашения - платформа Xpert-Teak DSP. Она включает в себя ядро Teak DSP, память, контроллер DMA и системные интерфейсы. По соглашению CEVA сможет распространять пре-интегрированные DSP-платформы, выполненные на Tower Semiconductor по технологии 0.18мк. Продукты от CEVA используются в 50 миллионах устройств ежегодно. CEVA была создана слиянием подразделения DSP Group и Parthus Technologies. www.ceva-dsp.com 10 мая Altium добавила к своей отладочной плафторме NanoBoard платы на базе FPGA Xilinx Virtex II и Altera Stratix Напомним, что NanoBoard уже имела платы для FPGA Virtex II Pro, Spartan 3 и Max II. Altium намерена и далее расширять список плат. www.altium.com/nexar/ 10 мая Esterel и Altia объединяют усилия, выпуская SCADE/Altia Design Gateway. SCADE позволяет специфицировать, симулировать и генерировать программное обеспечение для систем безопасной автоматики. Altia Design широко используется для разработки визуального интерактивного пользовательского интерфейса. SCADE/Altia объединит возможности обоих продуктов. Altia основана в 1991 году четырьмя специалистами Hewlett Packard, которые занимались графическими средствами прототипирования. На сегодня продано более 2000 лицензий их основного продукта Altia Design. www.altia.com www.esterel-technologies.com 11 мая Altera впервые предлагает FPGA-платформу для памяти типа DDR2, RLDRAM II, QDRII www.altera.com/stratix 11 мая Synopsys и Philips объявили, что новое ядро Philips CoolFlux DSP будет распространяться в составе библиотеки Synopsys DesignWare Library В настоящее время в рамках программы Star IP пользователями Synopsys DesignWare Library является более 25,000 разработчиков. CoolFlux DSP нацелен на использование в аудиоприборах с низкми потреблением энергии (микрофоны, наушники, MP3-плейеры и т.д.). Для DesignWare Star IP это первый DSP-процессор. Ранее в библиотеку были включены 16- и 32- битные микроконтроллеры от IBM, Infineon, MIPS и NEC. Для CoolFlux DSP имеются средства разработки программного обеспечения, созданные фирмой Target Compiler Technologies: оптимизирующий С-компилятор, ассемблер, симулятор системы команд, графический отладчик. www.coolfluxdsp.com www.philips.com/newscenter www.designware.com www.synopsys.com/dwrequest www.synopsys.com/ipdirectory 12 мая Mentor Graphics анонсировала совместимость Calibre с базой данных OpenAccess Это серьезный шаг на пути интероперабельности продуктов от Cadence и Mentor - лидеров EDA-индустрии. www.mentor.com 14 мая Сформирована SystemVerilog Implementation Working Group Цель - обеспечить интероперабельность продуктов на базе SystemVerilog. Среди инициаторов организации SIWG: Cadence Design Systems; Magma Design Automation; Novas Software; 0-In Design Automation, Verisity; ARC International; Conexant Systems; Icera Semiconductor; Micronas GmbH. www.sutherland-hdl.com/sv_interop 14 мая Micron Technology анонсирует MT9M111 - датчик изображений MT9M111 ориентирован на использование в оборудованных камерами сотовых телефонах и PDA. Встроенный в MT9M111 программируемый процессор обеспечивает обнаружение и коррекцию цветов, автоэкспозицию и т.д. www.micron.com 17 мая PMC-Sierra выпускает RM9150 - новую платформу на базе 64-битного MIPS-процессора E9000 Процессор E9000 работает на частоте 1 Ггц, контроллер 64-битного DDR SDRAM - на частоте 200 Мгц, интерфейс HyperTransport - на частоте 600 Мгц. Предполагаемые сферы использования RM9150 - сетевая обработка, промышленное управление, принтеры, устройства пользовательской электроники. www.pmc-sierra.com/processors 17 мая Synopsys выпускает Galaxy 2004 Улучшения заявлены на всех стадиях процесса проектирования, включая синтез RTL, планирование проекта, управление потреблением энергии, тестирумость, размещение и трассировка, физическая верификация. Обещается ускорение синтеза в два раза, увеличение сложности обрабатываемых проектов на 40%, улучшение качества синтеза на 10%. www.synopsys.com 17 мая Celoxica и IPFlex анонсируют основанный на С процесс проектирования для динамически реконфигурируемого процессора DAPDNA DAPDNA (Digital Application Processor/Distributed Network Architecture) разработан фирмой IPFlex. IPFlex основана с целью решить часто-конфликтующие концепции программной гибкости и аппаратной производительности. Разработанная IPFlex технология позволяет описывать системы на языках программирования, таких как C. А затем реализовывать эти описания в аппаратном обеспечении с производительностью, эквивалентной производительности спроектированных вручную чипов. Аппаратной основой служит динамически реконфигурируемый процессор DAPDNA-2. Celoxica разработала соответствующие средства компиляции С программ. На основании пользовательских программ реконфигурируется процессор DAPDNA-2. Celoxica основана в 1996 году. www.ipflex.com www.celoxica.com 17 мая Университеты переходят на Nexar фирмы Altium Австралийские University of Tasmania, и Swinburne University of Technology и германский Fachhochschule Amberg-Weiden выбрали Nexar в качестве платформы для обучения своих студентов, поскольку Nexar позволяет быстро и интерактивно реализовывать и исследовать сложные проекты, предлагая сосредоточиться больше на преподавании концепций, нежели на обучении использованию программного средства проектирования. В настоящее время Altium ведет переговоры и с другими австралийскими и европейскими университетами, а также планирует расширить свою университетскую программу на образовательные учреждения США и Азии. Наличие в составе Nexar платы NanoBoard делает Nexar привлекательным средством обучения реальному проектированию. www.altium.com/nexar 17 мая 0-In выпускает Archer Verification v2.2. Archer Verification v2.2. точно измеряет функциональное, транзактное и структурное покрытие проекта тестами. Цены: Archer-CDV $50,000; Archer-SF $60,000; Archer-ABV $120,000. www.0-in.com 18 мая Tensilica анонсирует Xtensa LX - новое поколение процессорных ядер Специалисты Tensilica надеются, что разработчики станут использовать множество ядер Xtensa LX в каждом SoC проекте, настраивая каждое ядро на выполняемую им задачу. Теперь, когда разработка чипа стоит более $10 миллионов, остро стоит вопрос сокращения сроков, стоимости и риска проектирования. Xtensa LX - один из вариантов решения этого вопроса. Процессор Xtensa LX обладает также следующим достоинствами: - потребялет мало энергии - обеспечивает производитльность ввода-вывода, измеряемую в терабитах в секунду. По оценкам EEMBC производительность Xtensa LX в 9 раз превышает производительность ARM1020E. Базовый процессор Xtensa LX занимает примерно 27,500 вентилей, при опциях синтеза, ориентированных на минимизацию занимаемой площади и потребляемой энергии. При опциях синтеза, нацеленных на оптимизацию производительности, достигается работа на частоте 350 Мгц (при изготовлении на TSMC по технологии 130 нм). При изготовлении по технологии 90нм, 7-стадийная версия Xtensa может работать на частоте более 500 Мгц. Цена на лицензию на один процессор Xtensa LX - от $550,000. Отдельная плата взимается за каждый реально изготовленный процессор. За отдельную плату продается The Xtensa Software Developers Toolkit, включающий среду разработки Xtensa Xplorer, Xtensa C/C++ компилятор, Xtensa Instruction Set Simulator, TIE Compiler. На сегодня процессоры Xtensa лицензированы следующими фирмами: Agilent, AMCC (JNI Corporation), Astute Networks, Avision, Bay Microsystems, Berkeley Wireless Research Center, Broadcom, Cisco Systems, Conexant Systems, Cypress, Crimson Microsystems, ETRI, FUJIFILM Microdevices, Fujitsu Ltd., Hudson Soft, Hughes Network Systems, Ikanos Communications, LG Electronics, Marvell, MediaWorks, NEC Laboratories America, NEC Corporation, Nippon Telephone and Telegraph (NTT), Olympus Optical Co. Ltd., S2io, Solid State Systems, Sony, STMicroelectronics, TranSwitch Corporation, Victor Company of Japan (JVC). www.tensilica.com 18 мая Atmel и u-blox выпускают новый GPS ресивер, способный уточнить местоположение за 4 секунды u-blox основана в 1997 году. www.u-blox.com www.atmel.com/dyn/products/devices.asp?family_id=665 18 мая Altera выпускает семейство процессоров Nios II Первый процессор Nios, выпущенный 5 лет назад, открыл для Altera новые, ранее недоступные, рынки программируемых приложений. Новый процессор Nios II ставит свой целью закрепиться на рынке приложений на базе 16- и 32-битных процессоров, который оценивается к 2007 году в $11 миллиардов. От устройств поиска рыбы и тестеров двигателей (на базе дешевых FPGA Cyclone) до систем обработки видео и коммуникационных систем (на базе высокопроизводительных FPGA Stratix) - вот диапазон применения FPGA с софт-процессорами. В настоящее время продано уже более 13,000 комплектов разработчиков для Nios. Процессор Nios назван журналом EDN "Hot Products of 2003". Среди достоинств Nios II следующие: - производительность 200 DMIPS - софт-реализация ядра NIOS II, дающая большую гибкость разработчикам - надежный комплекс средств разработки программного обеспечения. www.altera.com 19 мая ProDesign становится членом программы Harmony фирмы Novas Software ProDesign - разработчик средств верификации проектов, основанных на аппаратной акселерации и эмуляции (платформа CHIPit). Программа Harmony начала работать в 1999 году. Ее цель - снизить затраты EDA-разработчиков на достижение интероперабельности своих продуктов. Novas открыла для членов программы API, обеспечивающий эффективное взаимодействие с ее продуктами. www.prodesign-usa.com 19 мая StarCore анонсирует архитектуру V4, ориентированную на мобильные мультимедиа-устройства Лицензируемое ядро StarCore V4 обеспечивает повышение производительности и снижение потребляемой мощности. StarCore V4 ускоряет такие алгоритмы кодирования/декодирования видеоинформации, как MPEG-4, H.264, Windows Media, Video 9 (WMV9), и RealVideo. Это достигнуто посредством введения инструкций, ориентированных на подобные приложения и высокого уровня параллелизма архитектуры StarCore VLES (variable-length execution set). Новые SIMD (single-instruction multiple-data) инструкции позволяют архитектуре V4 выполнять одновременно до 54 элементарных опраций за один такт при исполнении алгоритма 'motion estimation', который является фундаментальным алгоритмом, общим для всех стандартов сжатия. Как результат, процессоры, основанные на архитектуре StarCore V4, могут выполнять программное обеспечение, которое одновременно кодирует/декодирует MPEG-4 видео с VGA-качеством с производительностью 30 кадров в секунду и выше. Для примера, видеокодирование CIF (352 x 288 pixels) со скоростью 15 фреймов в секунду требует частоты 50Мгц, что составляет всего 10% от рабочей для StarCore V4 частоты 500 Мгц. Такие приложения выполняются на 60% быстрее, чем на процессорах StarCore предыдущих поколений. К тому же потребление энергии сокращено в два раза. В StarCore V4 улучшена аппаратная поддержка операционных систем и повышена компактность кода. Подразделение Motorola - Freescale Semiconductor, Inc. - уже планирует использовать StarCore V4 в своих сотовых телефонах. Первыми процессорами, выпущенными на базе архитектуры StarCore V4 будут процессоры семейства SC2000. www.starcore-dsp.com 19 мая Fujitsu Laboratories of America лицензирует у Mentor Graphics 10 Gigabit Ethernet MAC (Media Access Controller) www.mentor.com/inventra 19 мая Accelerated Technology анонсирует первую коммерческую RTOS Nucleus и средства разработки code|lab для процессоров Altera Nios II Nios II - 32 битные процессоры, в то время как Nios - 16-битные. www.altera.com/nios www.acceleratedtechnology.com. www.mentor.com 19 мая VaST Systems Technology демонстрирует поддержку архитектуры StarCore V4 VaST Systems планирует выпустить полный виртуальный прототип процессора StarCore SC2000 уже в третьем квартале 2004 года. www.vastsystems.com/news_pr01.html 19 мая T3G выбирает Cadence Incisive Platform для ускорения разработки чипсетов для мобильной телефонии в Китае T3G - это совместное предприятие Datang Mobile Communications Equipment Co., Royal Philips Electronics и Samsung Electronics. www.cadence.com 24 мая Pericom Semiconductor выпускает PCI-X как мост для Ethernet и RAID www.pericom.com/pcibridge 24 мая Synplicity и NEC Electronics сотрудничают в разработке средств синтеза для ISSP Structured ASICs NEC Electronics интегрирует Amplify-ISSP в свою среду разработки OpenCAD Design Environment. www.synplicity.com/isspseminar www.necel.com 24 мая Tensilica создает в Японии новый центр проектирования и сервиса с помощью Genesis Technology Inc. www.gti.co.jp www.tensilica.com 24 мая Virage Logic совместно с Tensilica разработала генератор встроенной памяти, интегрированный в Tensilica Xtensa Configurable Processor Generator С помощью IP-web-портала разработчики системы на базе процессора Xtensa могут сгенерировать память и получить данные о занимаемой ею площади, быстродействии и потреблении энергии. www1.tensilica.com/login/gen/ten4genlogin.html www.viragelogic.com 24 мая Open Core Protocol International Partnership (OCP-IP) расширяет свою университетскую программу На сайте OCP IP появились библиография и источники всех статей и документов, касающихся SoC. Кроме того, на сайте появился раздел о возможности прямого сотрудничества университетов с OCP-IP. Такое сотрудничество спонсируется промышленными лидерами из OCP-IP Working Groups. Члены OCP-IP University Program получают бесплатный доступ к программным продуктам, технической поддержке документации. Многие университеты и исследовательские центры уже стали членами программы, включая: Tampere University of Technology (Finland), University of British Columbia, Royal Institute of Technology (Sweden), UC Berkeley, NTHU (Taiwan), STARC (Japan), ECSI, CNFM (France) и др. OCP-IP основана в декабре 2001 года. www.ocpip.org/university/biblio_main www.ocpip.org/university/opportunities 24 мая VaST выпустила CoMET 5 - среду архитектурного проектирования и исследования, ускоряющую разработки и уменьшающую вероятность повторного изготовления чипа CoMET 5 включает два новых инструмента: Virtual Prototype Constructor и Peripheral Builder. Кроме того, CoMET 5 теперь поддерживает SystemC. Новую функциональность получил Metrix, используемый для визуального анализа функциональности. CoMET 5 используется для создания виртуальных прототипов сложных мультипроцессорных систем. Архитекторы используют виртуальные прототипы для оценки влияния элементов архитектуры на исполнение реального программного обеспечения. Разработчики аппаратного обеспечения используют виртуальные прототипы для верификации функциональности аппаратного обеспечения. Разработчики программного обеспечения используют виртуальные прототипы для отладки ПО в отсутствие реального аппаратного обеспечения и для упрощения отладки ПО после изготовления реальных прототипов. Виртуальные прототипы, построенные в системе Comet, становятся "золотой моделью". Цена Comet 5 - $50,000 в год.

www.vastsystems.com 24 мая Celoxica выпускает средства синтеза по С-текстам для Altera SOPC Builder SOPC Builder позволяет проектировать SOPC, комбинируя блоки и компоненты. Celoxica DK Accelerator for the SOPC Builder генерирует компоненты для SOPC Builder непосредственно из C-описаний пользовательских алгоритмов. Celoxica основана в 1996 году. www.celoxica.com 24 мая DSP от Texas помогают Ariston выпускать стиральные машины TMS320C24x используются для управления моторами в стиральных машинах Aristn. www.ti.com/merlonipr www.merloni.com www.indesit.com 24 мая TransEDA анонсирует новую версию VN-Cover На практике обычно легко достигается покрытие 90%. А вот остальные 10% могут оказаться и недостижимыми. Новая версия VN-Cover позволяет решить эту проблему. VN Cover помогает разрабатывать сценарии тестирования непокрытого тестами кода. www.transeda.com 24 мая Cadence и EMA обеспечивают бесплатный он-лайн доступ к базе данных ActiveParts для пользователей OrCAD www.cadence.com www.ema-eda.com 25 мая EVE демонстрирует платформу ZeBu для совместной верификации программного и аппаратного обеспечения на 41-й DAC (2004 года) www.eve-team.com 25 мая National Semiconductor выпускает коммуникационные процессоры нового поколения для встроенной автоматики Новые коммуникационные процессоры от National инкорпорируют технологии BlueToth, CAN, USB и GPS. Эти процессоры CP3BT23, CP3BT26, CP3UB26 и CP3CN23 основаны на 16-битном RISC-процессоре с архитектурой CompactRISC. Каждый процессор снабжен 256 килобайтами внутрикристальной флеш-памяти, 32 килобайтами внутрикристальной статической RAM, возможностью адресовать до 12 мегабайт внешней памяти и множеством периферийных устройств. www.national.com/appinfo/cp3000/ 25 мая Synopsys встраивает в VCS технологию тестирования Теперь VCS поддерживает язык верификации Vera, объектно- ориентированную архитектуру тестов, и новые типы данных (Dynamic arrays, Associative arrays). www.synopsys.com/vcs 25 мая National Semiconductor выбирает Synopsys VCS, Leda, и Formality VCS - для симуляции RTL-описаний, Leda - для контроля проектов и Formality - для проверки функциональной эквивалентности. www.synopsys.com 25 мая 0-In проводит тьюториалы по Assertion-Based Verification на 41-ой DAC www.0-in.com/dac2004.html 25 мая Семинар по UML 2.0 для SoC на 41-ой DAC UML-SoC Workshop организован Grant Martin (Tensilica) и Wolfgang Mueller (Paderborn University). Регистрационная плата $100 для членов IEEE или ACM, $150 - для не членов. www.c-lab.de/uml-soc www.dac.com 26 мая Virage Logic фокусируется на технологии 90 нм 26 мая TI выпускает высокоскоростные 12- и 14-битные АЦП ADS55xx для приложений цифровой обработки сигналов Достигнутая производительность 125 MSPS (mega samples per second). www.ti.com 26 мая Cadence первой из ведущих EDA-компаний открыла в России (Москве) свой научно-исследовательский центр и службу поддержки пользователей В Московском центре работает более 70 человек. Среди задач центра - разработка средств и методологий EDA, обучение и образовательные программы, поддержка местных пользователей. Cadence Technology Development Center в Москве расположен по адресу ул.Большая Ордынка, дом 44, корпус 4, 3 этаж. 119017, Москва. www.cadence.com 26 мая "Введение в чипы и EDA" - семинар на 41-ой DAC для не технических специалистов www.dac.com 26 мая Отчет Fabless Semiconductor Association Среди лидеров Fabless-компаний по прибылям - CDMA Technologies, Broadcom, NVIDIA, MediaTek, A-DATA, VIA Technologies, NovaTek, Sunplus Technology. Географически - 76% доходов получили fabless компании, расположенные в США, 20% - на Тайване, в Китае и Европе - по 2%, менее 1% - в Канаде. За год зафиксировано 19 слияний/покупок. www.fsa.org/store 27 мая На 41-й DAC - новая форма - экспо-киоски - для фирм, оказывающих консультации в EDA. Среди принявших предложение использовать такую форму - 7th World-ValleyPR, SOCcentral.com, SynthWorks и Formal Documentation Technologies. www.dac.com